VHDL FPGA/CPLD poziom podstawowy

Profil uczestników:
Szkolenie kierowane jest do inżynierów, projektantów, programistów, informatyków, elektroników, automatyków, ambitnych studentów kierunków technicznych jak i hobbystów, elektroników / informatyków.

Wymagana jest podstawowa wiedza z zakresu techniki cyfrowej, jak zagadnienia układów kombinacyjnych, pomocną okaże się choćby podstawowa i teoretyczna wiedza o programowaniu za pomocą tradycyjnych języków programowania jak : C/C++, Basic, Pascal, lub dowolny Assembler.

Cel szkolenia:
Kurs ma na celu nabycie wiedzy inżynierskiej pozwalającej na rozpoczęcie samodzielnej pracy przy projektowaniu układów cyfrowych w VHDL, zarówno indywidualnie, jak i w złożonych projektach tworzonych przez zespoły inżynierów-projektantów.
Szkolenie obejmuje wiedzę praktyczną i teoretyczną z zakresu języka VHDL w aspekcie jego użycia do celów tworzenia zaawansowanych projektów cyfrowych, na bazie układów reprogramowalnych FPGA i CPLD.

Program szkolenia:
Szkolenie odbywa się w oparciu o darmowe symulatory języka VHDL : Aldec Active-HDL, oraz ModelSim, wystarczające do realizacji zagadnień objętych szkoleniem podstawowym. Oba narzędzia uznawane są w świecie VHDL za pewnego rodzaju „standardy przemysłowe".

Typ szkolenia:
Wariant I – szkolenie 4 dniowe
Wariant II – szkolenie 4 dniowe + dodatkowy dzień (wykonanie ćwiczenia praktycznego)

Narzędzia i technologie:
Szkolenie odbywa się w oparciu o darmowe symulatory języka VHDL : Aldec Active-HDL, oraz ModelSim, wystarczające do realizacji zagadnień objętych szkoleniem podstawowym. Oba narzędzia uznawane są w świecie VHDL za pewnego rodzaju „standardy przemysłowe".